超高速蜂窝数据传输时代即将到来，但要让这项技术达到预期是一个巨大的挑战，需要对整个芯片生态系统进行实质性的改变。
5G中的sub-6G其实是4G LTE的一个进化过程，想利用5G达到突破真正希望在于毫米波技术。毫米波由于频率更高信号也衰减得更快，而且更容易受到各种类型的噪音、物体(如墙壁或人)，甚至环境条件(如热或雨)的干扰。要解决上述问题必须使用更多的基站和小基站（Small Cell），几乎连续校准信号，并通过使用多波束从不同角度“弯曲”物体周围的信号。
这是一项大工程，触及了5G生态系统的各个方面，从芯片/封装/板级架构开始，延伸到软件开发、测试、制造、封装等。
主要挑战包括：
由于5G芯片变得更加异构，加上天线阵列被嵌入到先进封装中，测试过程需要更多的插入点，也就需要更多的时间，反过来增加了芯片成本；
电磁干扰、非线性和各种类型的噪声(热、相位、功率等)已经成为毫米波器件的首要问题。这些信号本身更容易受到干扰，而随着芯片中的介质变得更薄（许多芯片是在最先进的工艺节点上开发的），这些影响会被放大。此外，由于芯片被挤在更小的空间，PCB的EMI也成为一个问题；
行业刚开始研究毫米波在城市地区的信号完整性，包括树叶、天气、建筑物和其他物体的影响。问题是不同频率对应的表现不同，而频率在不同的国家甚至在同一个国家都有可能不同。这使得对这些设备进行建模和模拟变得非常困难，而且在一个地方有效的东西在另一个地方可能并不适用。
西门子EDA产品经理Richard Oxland表示：“目前出现了一些比较大的转折点。其中之一是载波信号的范围，现在趋向于信号幅度较低，但密度较高。这意味着需要更多的分布式基站，也意味着多个网络运营商将共享一个基站，因此需要支持多个网络的硬件。”
开发这类芯片，使用更先进的制造工艺或采用先进封装的多die方法显得更具吸引力，因为这两种方法可以实现更多功能和更好的信号缓冲。但是，这也使得识别缺陷（尤其是可能多年都不会出现的潜在缺陷）以及在问题出现时定位问题点变得更加困难。
测试上带来的变化
毫米波的主要挑战包括测试什么、何时测试、以及测试完成后如何处理数据。由于毫米波测试包括射频和数字电路、新材料(包括一些在最先进的工艺节点上开发的材料)以及新的封装方法，这一点变得更加复杂。
Advantest高级业务开发经理Adrian Kwan表示：“我们在测试芯片，但也在测试芯片所在的模块。如果把芯片放在一个SiP(系统封装)或AiP(天线封装)模块中，那么这两种对应完全不同的系统级测试。”
虽然对毫米波的研究很早之前就开始了，但芯片行业才刚刚开始在现实世界中对这种技术的可靠性和服务质量进行探索。
Kwan表示：“这只是毫米波测试的开始，目前测试量还很低，但今年可能会快速增加，目标是在今年年底进行OTA(over the air)测试。这与4G LTE测试类似，但添加了相移和波束形成。在OTA方面，会观察天线需要的辐射模式，例如可以做EIRP(effective isotropic radiated power，有效各向辐射功率)，绘制功率与频率的关系。”
OTA测试对于毫米波来说非常关键。Teradyne无线产品营销策略师George Hurtarte表示：“毫米波需要捕捉空中的辐射信号（即OTA测试），这一点和以前的4G/3G测试不同。现在有一个天线来接收信号，然后把信号传输到ATE仪器进行测试。这是趋势，当达到6G的THz频率时，这种趋势将更加突出。由于有更多的天线元件，测试腔室的距离将会更小，因此OTA将会占据主导地位。”
所有这些都会使测试变得更加复杂，也会使得如下决策变得更加困难：什么应该放入硬件，什么应该放入软件；什么应该用模拟信号，什么要用混合信号。这里需要权衡的是：硬件更快、更省电，但软件更灵活；模拟可以校准和调整，而数字通常是固定的。
生产5G基带SoC的Picocom公司CEO Peter Claydon表示：“生产过程中需要进行校准、存储校准表，校准表会对不同温度下的性能进行描述。在射频和模拟中，校准包括数字预失真。在数字方面，设计过程中需要做更多利用EDA工具完成的工作，以减少潜在的违规或失效。过去，我们可以在完成设计和布局布线一周后就流片；但现在要在六个月后才可以流片，因为还有很多后端测试要进行，同时有很多地方要修改。”
持续测试
测试不会就此结束。通常，这些都是昂贵的芯片，小基站也不是那么容易获得。因此，如果它们的行为开始变得怪异，我们的目标不是将其丢弃，而是在其生命周期内跟踪它们的行为，并随时随地进行修改。
Onto Innovation公司VP兼软件总经理Danielle Baptiste解释道：“分销出去后测试不会停止，5G就是一个很好的例子。如果5G芯片在工作中看到一些不可预测的结果，这意味着需要将其反馈到制造过程中。这样可以了解它在生产过程中发生了什么，这点非常吸引人。”
性能会受到许多因素的影响，包括许多与老化有关的因素，老化会导致模拟电路的漂移，数字设备的电迁移，以及随着时间推移和一系列更新而累积的软件不兼容性。
Onto公司的软件产品管理总监Mike McIntyre表示：“在严寒或酷暑下工作6个月后，芯片可能会出现故障。举个例子，我们如何将这一缺陷追溯至Metal3线宽过窄？现在的工厂测量生产线是为了工厂控制，而不是为了分析。他们可能会在100块晶圆上得到20或40个样品，但100块晶圆对应5000个零件。因此，40个样品需要与5000个零件相匹配，这个比例相当可怕，用这个比例要找出在寒冷天气下工作6个月后导致故障的Metal3线宽非常困难。”
由于这种复杂性，芯片制造商正在寻求了解芯片/封装/板/系统内部在任何时间点发生了什么。一些问题可以通过内置的自检（BIST）来识别，这在系统启动时就会生效。另外，BIST会补充一些在线监控，这些监控可以用来提醒用户来自安全漏洞的可疑行为。
西门子的Oxland表示：“随着时间的推移，我们可以确定关键的系统级指标。例如，在某个关键连接上的平均延迟随着时间而增加。如果能够构建一个关于预期操作的正常情况图，那么就可以确定何时开始发起一个需要进行软件更新的标志。我们可以随着时间的推移收集这些数据，将其放入数据库中，并对这些数据进行分析。”
这本质上增加了测试的新维度，是一个潜在的有利可图的新型市场机会，通过收集和分析数据，了解芯片内部和系统外部发生了什么。
这对于5G基带芯片尤为重要，因为5G基带芯片可以在不同的条件下服务于多个客户。Claydon表示：“SoC可以同时为多个运营商运行软件。它可以工作在不同的频段，而且不同的客户对应的情况也不同。它不是只有单一软件负载的芯片，总是运行相同的东西。每个客户都在以不同的方式使用它，所以能够监控发生了什么，并有能力在现场调试它是很重要的。”
检查和计量挑战
5G最大的变化之一是封装。除了嵌入在封装周围的天线，还有多个die，这会增加机械应力，放大工艺变化，并导致与老化相关的问题，因为不是所有die都以相同的速率老化。
KLA电子、封装和组件集团执行VP Oreste Donzella表示：“过去使用单模封装时，如果数据良好，封装就会很好。现在，将所有这些die映射到一个封装时——一个包含36个die的异构集成封装——如果其中一个die存在可靠性问题，那么整个封装就会失败。这具有巨大的经济、安全和可靠性影响。比如，单个die的良率是99%，单模封装没有问题；但对于36个die，虽然每个die的良率是99%，整个封装的良率只有69.6%。”
由于频率较高，射频侧也需要更多的组件。Donzella表示：“可以看到滤波器、功率放大器在数量及复杂性上有大幅增长。原因是要根据多种不同频带去设置滤波器，同时带宽范围也在变大。与数据传输有关的一切都变得越来越复杂，需要更精密的射频设备。虽然射频滤波器没有基于5nm技术，但它们变得越来越复杂。产业界正在使用更多的氮化镓、砷化镓等化合物半导体来制造滤波器和功率放大器。由于这些衬底相对于硅的成熟度较低，复合半导体工艺的复杂性较高，这些材料正成为人们关注的焦点。”
设备成本的上升也意味着进行大量检查以确保单个组件以及SoC、封装和电路板没有严重缺陷，从经济角度来说是非常有意义的。这使得原子力显微镜（atomic force microscopy，简称AFM）等工具的使用从设备角度以及进行更深入检查所需的时间角度来看都更加可行。
不断上升的成本也使增加光学检查的覆盖面成为可能。Cyber Optics首席执行官Subodh Kulkarni表示：“前端从来没有进行过100%的检查，因为从物理上来说，不可能查看每一个晶体管。在后期，我们确实做了100%的检查，但对于不同芯片透镜规模和速度完全不同，先进封装处于中间位置。现在由于成本上升，检测的需求也增加了。对于非常小且复杂的部件，由于良率不高会需要100%的检查。”
更多地利用数据
我们可以看到的一大变化是数据在整个流程（从设计到制造、封装、实际工作）中对于发现缺陷变得越来越关键。利用数据可以确定潜在的缺陷即将变成真正的缺陷，还可以监控软硬件上性能的退化或老化。使用毫米波时，还可以利用数据“弯曲”物体周围的信号，以保持设备之间的连接。
所有这些都需要更多的测试、模拟、检查、计量，以及更多的数据分析，并利用AI/ML来解释这些数据。Ansys的光子学主管Rich Goldman表示：“我们刚刚与Keysight合作，建立了整个城市的模型，以观察哪里的建筑会干扰毫米波，以及其影响程度。我们也在与NIST合作，模拟树木的干扰。”
供应链上也正在进行更多研究。毫无疑问，毫米波在未来几年内将成为主流，但如何保证其长时间稳定工作，现在还不太清楚。解决工具和方法要么已经到位，要么正在开发中，整个5G生态系统都在竞相增加知识基础，以尽可能实现无缝过渡。
原文链接：
https://semiengineering.com/the-gargantuan-5g-chip-challenge/
