本文来自微信公众号“半导体行业观察”。
无线连接和更多传感器的快速增加，再加上从单片SoC向异构集成的转变，正在增加系统中模拟/RF内容的数量并改变封装内的动态。
自21世纪初以来，在最先进节点上使用的大多数芯片都是片上系统(SoC)。所有功能都必须装入单个平面SoC，而这受限于标线的尺寸。要添加更多功能，就需要缩小芯片上的所有组件。但由于模拟/射频无法从缩放中获益，因此模拟/射频IP通常被重新设计为主要为数字，部分为模拟（大D，小A）。现在，随着缩放成本的飙升，以及每个新节点缩放的功率、性能和面积/成本优势的减弱，芯片行业越来越专注于设计前沿的先进封装和小芯片。
这反过来又为在最佳工艺节点上开发特定功能的纯模拟/射频功能打开了大门。一般来说，它还允许更多的功能。但对于芯片制造商来说，将所有这些功能添加到固定的封装尺寸中会带来一些熟悉的挑战。目前最大的挑战是确保模拟/射频电路（通常比数字电路对各种类型的噪声、电磁干扰和热量更敏感）在异构设备内的预期使用寿命内正常运行，即使这些设备的行为随着时间的推移而发生变化。
Synopsys技术产品管理高级总监Jian Yang表示：“模拟或射频功能被视为非常敏感的电路。当射频接收器与数字功能集成在同一芯片上时，数字噪声可能会淹没射频信号，因此需要采用强大的隔离技术。射频涵盖了无线的一切，从在各种频段运行的智能手机无线电到卫星通信和物联网设备。另一方面，模拟功能充当数字世界和物理世界之间的接口，促进设备中的高速数据传输和信号处理。”
设备中使用的射频和模拟内容的数量正在增长，使用模拟作为收集数据的前端接口，同时利用数字处理的速度来组织数据并识别模式。“对内部射频/模拟功能的需求达到了历史最高水平，预计还会增加，”Amkor测试技术高级总监Vineet Pancholi表示。
封装行业的变化
然而，将这两个领域结合起来从来都不是一件容易的事。在先进封装中集成RF（射频）和模拟功能需要对封装技术进行多项创新和变革，以应对这些功能带来的独特挑战。
Pancholi表示：“IC封装行业的进步通过分区屏蔽提高了数字、模拟和射频域之间的隔离度，这是推动市场增长的部分原因。”
扇出型晶圆级封装已被证明特别适用于集成射频和模拟，因为它在有限的射频芯片面积内提供足够数量的I/O，并且寄生效应（尤其是电阻和电容）较低。通过消除对中介层的需求并使用直接铜互连，FOWLP可减少信号损耗并增强信号完整性。此外，FOWLP支持更高程度的小型化和更好的电气性能。
“有两种趋势-使用FOWLP将RF/模拟模块完全集成到单个SoC中，以及使用SiP模块或小芯片将多个芯片集成到单个封装中，”Amkor Korea系统解决方案部副总裁、研究员兼经理Brian Hwang解释道。
系统级封装(SiP)利用硅通孔(TSV)，这是支持RF和模拟功能集成的另一项进步，允许垂直堆叠多个芯片。这缩短了互连长度，并最大限度地降低了信号延迟和功耗。这种垂直集成对于信号时序和完整性至关重要的RF应用尤其有益。TSV提供低电感和低电阻路径，这对于高频信号传输至关重要。
微凸块还在先进封装中发挥着至关重要的作用，因为它可以在有限的芯片面积内提供必要的接口数量和容量。这项技术对于创建将射频/模拟芯片与高端数字和内存组件相结合的芯片尤为重要。通过实现更细间距的互连，微凸块有助于保持信号完整性并减少与较大凸块相关的寄生效应。
先进的基板材料已经得到开发，以支持射频和模拟功能的集成。低损耗基板材料（例如玻璃或高级陶瓷）有助于减少信号衰减并提高高频射频信号的性能。结合不同材料的复合基板利用其各自的优势（导热性、机械稳定性和低介电损耗）来增强封装的整体性能。
异构集成方法（例如SiP和小芯片）在集成具有不同功能的多个芯片时提供了灵活性和效率。SiP技术允许使用先进的互连和封装技术将射频、模拟、数字和内存功能集成到单个封装中。小芯片可以集成预制功能块，从而促进射频和模拟功能与先进的数字逻辑和内存技术的结合。
Amkor公司的Hwang表示：“需求将会增加，因为RF/模拟功能将使用低端工艺节点或已经验证过的IP进行设计和制造，而数字IP和内存将使用高端工艺和先进技术进行设计和制造。因此，在一个系统中，RF/模拟IP的需求与数字/内存IP的需求之间将存在差距。”
测试挑战
测试进步对于管理复杂性和确保集成RF和模拟功能的先进半导体封装的质量至关重要。先进的特性分析和高频测试技术（如网络分析仪和时域反射仪）可以准确表征RF组件性能。此外，RF和模拟功能的内置自检(BiST)电路可实现实时监控和诊断。
“测试RF-SOI（射频绝缘硅）和3D-IC等先进封装中的射频和模拟元件需要结合使用专用设备、先进的模拟工具以及对半导体物理学和每种封装技术的具体特性的复杂知识，”联华电子测试和封装支持总监Jeff Cheng说道。“随着这些封装的复杂性增加，确保设备性能和可靠性所需的测试复杂性也随之增加。”
例如，使用微凸块技术进行射频探针测试面临多项挑战，这主要是由于微凸块尺寸小且间距细密。微凸块尺寸极小，难以进行精确探测，因为必须精确对准探针才能实现可靠接触，而不会损坏精密结构。此外，在测试期间保持信号完整性也具有挑战性，因为高频信号很容易因探针接触中哪怕是微小的缺陷而失真。探针施加的机械应力也可能导致微凸块变形或断裂，从而使测试过程进一步复杂化。为了解决这些问题，需要采用先进的探针设计和材料以及细致的校准和对准程序，以确保对配备微凸块的设备进行准确可靠的射频测试。
Synopsys的Yang表示：“对于模拟、混合信号类型的电路，BIST是设计的一部分。对于RF类型的集成，可访问性仍然是一个挑战。您将探头放在哪里？如何设计探头板以确保干净的信号刺激和最小的探测和测试装置损耗？”
在处理先进封装上的最小间距配置时，测试过程也面临重大挑战。互连之间的间距减小会增加短路和串扰的风险，因为即使是轻微的错位也会导致相邻线路相互干扰。确保精确对准至关重要，但随着间距减小，这变得越来越困难，需要更先进、更精确的设备。此外，间距减小使得保持信号完整性变得更加困难，因为互连的紧密接近会导致信号衰减和电磁干扰增加。这些挑战需要开发专门的工具和技术，以准确处理、检查和测试最小间距配置，而不会影响半导体器件的性能或可靠性。
Amkor公司的Pancholi表示：“整体数据带宽在不断增加，无线传输的RF带宽也在不断增加。为了支持这种增长，每条通道的数据速率也在增加。借助多输入/多输出(MIMO)和载波聚合方法，更高的数据速率成为可能。蜂窝、Wi-Fi、蓝牙、卫星通信和汽车应用的多通道RF收发器需要定制的RF信号路径设计，这些设计针对封装设计中的载波频率和带宽要求进行了性能优化。准确而高效的RF生产测试需要互补的测试技术，如自动测试设备、晶圆探针和封装处理器，最重要的是，需要精心设计的测试硬件/探针卡和负载板和插座设计。”
所有这些都需要符合芯片的成本预算。“测试射频/模拟封装的关键挑战在于生产应用开发，以最低成本优化生产吞吐量，”Pancholi说。“权衡包括射频信号路径、数字信号路径、电源和时钟路由、最大并行性、封装处理等。每个射频频段FR1（低于8GHz）、FR2、FR3（毫米波）、~60GHz、~80GHz等的考虑因素都是独一无二的。”
3D-IC将带来其他测试困难。这些结构的复杂性可能导致信号完整性问题，包括信号丢失、延迟和层间串扰。高频测试和高级建模对于预测和缓解这些问题是必不可少的。
“鉴于3D-IC的分层特性，必须在各个集成级别进行电气测试，”UMC的Cheng说道。“这包括在粘合之前测试各个层，以及测试整个组件是否存在空隙、分层和其他可能影响连接性和设备可靠性的缺陷。这种多级测试使测试过程变得复杂，需要复杂的测试策略和设备。”
封装内的隔离技术
屏蔽和隔离技术对于防止干扰和确保集成射频和模拟系统中的信号完整性至关重要。
先进的封装现在在敏感的射频信号迹线周围加入了接地屏蔽，以防止数字元件的电磁干扰(EMI)。这涉及用接地的导电材料包围敏感的射频信号迹线，形成一个屏蔽层，阻挡来自数字元件的外部噪声。接地屏蔽层充当屏障，吸收和转移远离射频迹线的杂散电磁信号。
接地屏蔽是一种精准且有针对性的方法，有助于减轻附近数字噪声对单个射频走线的影响，而隔间屏蔽则在半导体封装内创建物理屏障，以隔离整个功能块或区域。这些屏障通常由金属壁或沟槽制成，将射频、模拟和数字域分隔开来，防止它们之间发生串扰和干扰。
Pancholi表示：“主要的信号路径隔离技术是将信号走线四周用地线包围起来。封装内的隔间屏蔽、插座设计和测试装置都采用相同的原理来将信号与干扰信号或杂散信号隔离开来。”
先进的仿真工具对于半导体封装内隔离技术的设计和优化必不可少。这些工具使工程师能够对封装内的电磁相互作用进行建模，从而让他们能够在制造之前预测和缓解潜在的干扰问题。通过模拟各种设计场景，工程师可以优化布局和屏蔽策略，以增强隔离性能。先进的仿真有助于微调接地屏蔽、隔间屏障和其他隔离技术的放置，确保集成的射频和模拟功能在实际条件下可靠地运行。
“协同设计和仿真能力对于检查隔离和屏蔽性能至关重要，”Hwang说道。“采用沟槽隔离、导线屏蔽和使用金属芯片等技术来增强封装内的隔离。这些措施有助于减轻数字噪声对敏感射频信号的影响，确保可靠的性能。
还采用其他方法（例如沟槽和导线屏蔽）在半导体封装内提供额外的隔离。沟槽隔离涉及创建填充有绝缘材料的深沟槽以分隔不同的功能区域。此方法通过物理隔离敏感元件，特别有效地防止串扰并确保信号完整性。另一方面，导线屏蔽使用导电导线在敏感RF元件周围创建EMI屏蔽。这些导线充当屏障，将电磁干扰从关键信号路径转移开。
热管理
热管理是混合信号IC封装中的一个重大挑战，特别是对于功率放大器和数字核心等高功率射频组件而言。
“一个典型的例子是射频功率放大器，其工作效率在10%到45%之间，这意味着超过一半的功率都以热量的形式耗散了，”杨说。“如果不能有效地去除热量，设备的结温可能会超过安全限值，从而导致故障。”
嵌入式冷却解决方案（例如微流体通道）可以主动管理高功率组件产生的热量。封装内的专用散热器和散热器也有助于有效散热，确保组件在安全的温度范围内运行。但热问题在3D-IC中仍然存在问题，因为热量可能被困在不同的金属层之间。对于异构设计尤其如此，在异构设计中，正确放置不同的逻辑和内存芯片需要深入了解芯片的使用方式，包括使用真实工作负载模拟对不同的逻辑和内存元素进行分区和优先级排序。
“3D-IC堆叠了多层有源电子元件，这会导致严重的热累积，”Cheng说道。“测试必须包括热分析，以确保热量不会降低性能或导致可靠性问题。热管理策略可能涉及被动和主动冷却技术。”
其他人也提出了类似的担忧。“热管理策略应该在封装层面进行模拟，”Hwang补充道。“金属TIM（热界面材料）等材料可以支持更好的热性能。”
除了先进的TIM和散热器外，氮化镓(GaN)等创新材料也被用于提高性能和热管理。“GaN的热导率明显高于硅，使其成为高功率RF应用的首选材料，”Yang补充道，“GaN可以处理更高的功率水平并提供更好的热性能，这对于5G基站和雷达系统等应用至关重要。”
散热器和散热器等被动冷却解决方案对于管理高功率射频组件的热负荷也至关重要。这些组件必须设计为最大限度地散热，保持半导体器件的整体可靠性和性能。主动冷却技术（包括使用微流体通道）通过主动将热量从热点中带走来提供额外的热管理。
总体而言，解决先进封装中的热挑战需要结合材料创新、精确的热模拟以及被动和主动冷却策略的实施。这些措施对于在日益复杂和功率密集的半导体环境中保持射频和模拟元件的性能和寿命至关重要。
结论
在先进的半导体封装中集成RF和模拟功能对于提高智能手机、物联网设备、雷达系统和5G基站等应用的性能至关重要。这种集成推动了对FOWLP和TSV等创新封装技术的需求，这些技术通过减少信号损耗和提高小型化程度来提高性能。向异构集成（包括SiP和小芯片）的转变提供了灵活性和效率，允许将RF、模拟、数字和内存功能组合到一个封装中。然而，测试这些复杂的封装带来了巨大的挑战，需要复杂的工具和方法来确保准确、高效的RF生产测试。
解决射频和模拟功能的集成需要克服隔离、测试和热管理方面的重大挑战，而封装技术和材料的不断进步对于满足对高性能、可靠半导体器件日益增长的需求至关重要。
