本文来自微信公众号“半导体芯闻”。
就在小芯片(Chiplet)技术大型其道，用以维持芯片的性能提升，并延续摩尔定律发展的情况下，各家芯片设计大厂莫不持续发展该项技术。目前，韩国三星也正及及考虑3D Chiplet技术运用于自家未来的Exynos系列行动处理器当中。
根据外媒引用知情人士的消息指出，三星内部正考虑将3D Chiplet应用于Exynos系列行动处理器上，因为这样做可以获得显著的好处。原因在于，3D Chiplet有助于提高Exynos的生产效率，而且进一步增强其产品竞争力。
Chiplet主要是将特定功能的die，透过die-to-die间的内部互联技术达到多个模组芯片与底层基础芯片封装在一起，形成一个系统芯片，以完成一种新形式的芯片设计，这与过去主流单芯片处理器主要是将多个负责不同类型计算任务的计算单元，通过先进制程微缩的的形式制作到同一块芯片上的做法。例如手机行动处理器上，主要会整合CPU、GPU、DSP、ISP、NPU、Modem等特定运算单元以及诸多的介面有很大的不同。
相对来说，Chiplet则是将原本一块复杂的单系统芯片，从设计时就先按照不同的运算单元或功能单元对其进行分解，然后每个单元选择最适合的半导体制程技术进行分别制造，再透过先进封装技术将各个单元彼此互联，最终整合封装为一个单芯片处理器。
然而，随着芯片制成演进到个位数纳米时代，制程难度和内部结构的复杂性不断增加，制造流程更加复杂，芯片设计成本大幅增加，这也是Chiplet受到关注的主要因素。另外，近年来摩尔定律的发展日趋放缓。在此背景下，Chiplet就被业界寄予厚望，或从另一个角度来延续摩尔定律的经济效益。目前，NVIDIA、AMD、Intel等代表性公司正在将Chiplet纳入HPC处理器的开发中。
就现阶段来说，最需要先进制程技术的产品就是运用于手机的行动处理器，但因为其对良率非常敏感。因此，透过使用3D Chiplet的方式可以实现更稳定的生产。此外，采用3D封装技术，还可以进一步减小芯片整体封装尺寸，并且可以透过增加芯片之间的连接性，同时提高频宽和效率。因此外界预期，三星要加入Chiplet设计的主因，应该就是先进制程发展瓶颈所造成的Exynos系列行动处理器性能不佳情况。
根据市场研究公司Counterpoint Research的数据，2023年第二季手机行动处理器市场占比按营收计算，高通占比40%、苹果占比33%、联发科16%，但三星电子仅7%。因此，接下来三星能否透过3D Chiplet技术来挽回Exynos系列行动处理器的颓势，大家拭目以待。
