当前，越来越多的初创企业与大型半导体公司正争相推出新型AI芯片。Synopsys、Cadence以及Mentor Graphics等电子工具与设计服务厂商，则希望寻求更多前所未有的方案，帮助设计师们加快产品投产速度。
有趣的点来了：目前各家公司采取的主流研发提速手段之一，就是利用AI技术协助构建更强大的AI芯片。其中，设计流程后端（即物理设计阶段）对AI工具的支持表现得尤为成熟，而各早期采用者也得到了相当可观的收益。
图一：这是一块英伟达Drive AGX Orin芯片，其结构极度复杂，包含多达170亿个晶体管。有趣的是，目前业界正利用AI技术为此类芯片提供更高效的设计支持。
相关问题
很多朋友可能并不熟悉芯片制造的具体方式，这里我就用几个常见问题进行说明。在确定了芯片的基本逻辑（往往需要耗费数月甚至数年时间）之后，接下来就是物理设计流程了——更具体地讲，工程师们需要确定每个晶体管应放置在何处、不同晶体管之间又要如何互连。这个过程，被称为布局与布线。现代芯片上往往包含数十亿个晶体管，因此布局与布线的设计与测试往往需要耗费数名工程师长达20到30周的时间才能完成。一旦不小心出了错，芯片的实际运行效率可能要比设计要求更低、功耗更高、成本增加或者压根无法正常使用。但遗憾的是，并不存在一种百试百灵的“正确”芯片布局方法。面对这小小方寸，我们拥有成千上万种可能的选择，而研发人员的任务就是在芯片的三大主要设计指标中做出权衡：性能、功耗与面积（统称PPA）。
实际上，设计团队相当于面对着一个规模庞大的“搜索”难题：单是平面图形搜索，就涵盖惊人的1090,000 万种可能性。与之对应，国际象棋中“只”包含10123种可能性，而围棋则包含10360种可能状态。之所以要用棋类作类比，是因为目前的AI软件完全能够以下棋的方式“玩转”物理设计。虽然AI方案往往需要耗费巨量计算资源，但同时也能够快速对多到难以想象的选项做出分类，优化参数实现一系列既定目标，从而高效为芯片设计找到最理想的PPA组合。
强化学习——攻克芯片设计难题的关键
AI领域存在一个无监督学习分支，被称为强化学习（RL），能够以试错方式探索并掌握解决问题的方法。具体来讲，计算机会不断“尝试”一个个解决方案，并通过结果的趋好/趋坏来不断增强该解决方案中的参数。在经过数万亿次的重复之后，解决方案终将收敛——这就代表着“最佳实践”。
电子设计自动化（EDA）厂商Synopsys公司一直在与客户联手推进这方面试验，并获得了令人欣喜的结果。
图二：设计团队利用强化学习加快网络芯片、移动芯片、车载芯片以及AI加速芯片等物理设计项目，并取得了惊人的成果。
图二所示，总结了Synopsys及其客户在复杂芯片设计当中完成的四个试验性项目。平均来看，这些项目的完成速度比以往人工方式要快86%，一位数据科学家即可替代原本的四到五名专业设计工程师，且各个项目全部达到或者超过了既定的PPA目标。有趣的是，由AI生成的某些设计结果颇有反直觉的效果，会以人类设计团队几乎不可能想到的非常规形式进行晶体管部署。但结果不言而喻，这些成果更快、更高效，也让企业能够更快将产品投放市场。
总结
在与Synopsys研发团队的交流当中，我清楚地意识到，在物理设计当中采用RL技术仅仅是AI应用的冰山一角。未来，AI与机器学习将被广泛引入集成电路设计领域的各类常见工作流程当中。我还想到英伟达公司CEO黄仁勋在2016年首次发布Saturn V时的评论——顺带一提，Saturn V是英伟达内部开发的基于GPU的超级计算机，当时在全球超算排行榜中占据第30名。黄先生预测称，Saturn V将成为英伟达手中一张强有力的王牌，帮助内部设计工程师们提高生产力并推出更优质的产品。再结合Synopsys在强化学习方面的早期研究成果，相信大家更能够理解AI辅助设计的重要份量，以及黄仁勋对这一方案的认可与期望。
